IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not assigned

Yoshiharu OGATA

Examiner: Not assigned

Serial No: Not assigned

Filed: March 29, 2004

For: Semiconductor Device, Electronic Device,

Electronic Appliance, and Method of Manufacturing a Semiconductor Device

TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2003-095975 which was filed March 31, 2003, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.P

Anthony J. Orler

Registration No. 41,232

Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071 Telephone: 213-337-6700

Facsimile: 213-337-6701

Date: March 29, 2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3月31日

出 願 番 号 Application Number:


特願2003-095975

[ST. 10/C]:

[JP2003-095975]


出 願 人
Applicant(s):

セイコーエプソン株式会社



特許庁長官 Commissioner, Japan Patent Office 2003年11月18日







【書類名】

特許願

【整理番号】

J0098513

【あて先】

特許庁長官殿

【国際特許分類】

H01L 25/056

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

尾形 義春

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】

 $0\ 2\ 6\ 6\ -\ 5\ 2\ -\ 3\ 1\ 3\ 9$

【選任した代理人】

【識別番号】

100107076

【弁理士】

【氏名又は名称】 藤綱 英吉

【選任した代理人】

【識別番号】

100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】 013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1



【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0109826

【プルーフの要否】

要



【書類名】

明細書

【発明の名称】

半導体装置、電子デバイス、電子機器および半導体装置の

製造方法

【特許請求の範囲】

【請求項1】 導電性ワイヤ接続用の端子が設けられた基材と、

前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第1半導体チップと、

裏面に突出部が形成され、前記突出部を介して前記第1半導体チップ上に固着 された第2半導体チップとを備えることを特徴とする半導体装置。

【請求項2】 前記突出部を介して前記第1半導体チップ上に前記第2半導体チップを固着する絶縁性樹脂をさらに備えることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記絶縁性樹脂にはフィラーが混入されていることを特徴と する請求項2記載の半導体装置。

【請求項4】 前記絶縁性樹脂は、前記突出部が設けられた段差部分の少なくとも一部の領域に充填されていることを特徴とする請求項2または3記載の半導体装置。

【請求項5】 導電性ワイヤ接続用の端子が設けられた基材と、

前記基材上にフェースアップ実装された第1半導体チップと、

前記第1半導体チップに設けられた第1電極パッドと、

前記第1電極パッドと前記基材に設けられた端子とを電気的に接続する第1導 電性ワイヤと、

裏面に突出部が形成された第2半導体チップと、

前記第2半導体チップに設けられた第2電極パッドと、

前記第1半導体チップ上の第1導電性ワイヤを包み込むようにして、前記突出 部を介して前記第1半導体チップを前記第2半導体チップ上に固着させる絶縁性 樹脂と、

前記第2電極パッドと前記基材に設けられた端子とを電気的に接続する第2導 電性ワイヤと、

2/

前記第1導電性ワイヤが接続された第1半導体チップおよび前記第2導電性ワイヤが接続された第2半導体チップを封止する封止樹脂とを備えることを特徴とする半導体装置。

【請求項6】 導電性ワイヤ接続用の端子が設けられた基材と、

前記基材上にフェースアップ実装された第1半導体チップと、

前記第1半導体チップに設けられた第1電極パッドと、

前記第1電極パッドと前記基材に設けられた端子とを電気的に接続する第1導 電性ワイヤと、

裏面に突出部が形成された第2半導体チップと、

前記第2半導体チップに設けられた第2電極パッドと、

少なくとも前記第2電極パッド下に存在するようにして前記第1半導体チップ と前記第2半導体チップとの間に設けられ、前記突出部を介して前記第1半導体 チップを前記第2半導体チップ上に固着させる絶縁性樹脂と、

前記第2電極パッドと前記基材に設けられた端子とを電気的に接続する第2導 電性ワイヤとを備えることを特徴とする半導体装置。

【請求項7】 前記突出部を含む第2半導体チップの裏面全体に形成された 絶縁層をさらに備えることを特徴とする請求項1~6のいずれか1項記載の半導 体装置。

【請求項8】 前記突出部の少なくとも一部の領域は、前記突出部の形成面に近づくにつれ広がる形状を有していることを特徴とする請求項1~7のいずれか1項記載の半導体装置。

【請求項9】 前記第2半導体チップのサイズは前記第1半導体チップのサイズよりも大きいことを特徴とする請求項1~8のいずれか1項記載の半導体装置。

【請求項10】 導電性ワイヤ接続用の端子が設けられた基材と、

前記基材上にフリップチップ実装された第1半導体チップと、

接着層を介して前記第1半導体チップ上にフェースアップ実装された第2半導体チップと、

前記基材に設けられた端子と前記第2半導体チップとを電気的に接続する第1

導電性ワイヤと、

裏面に突出部が形成され、前記突出部を介して前記第2半導体チップ上に固着 された第3半導体チップと、

前記基材に設けられた端子と前記第3半導体チップとを電気的に接続する第2 導電性ワイヤとを備えることを特徴とする半導体装置。

【請求項11】 導電性ワイヤ接続用の端子が設けられた基材と、

前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第1電子部品と、

裏面に突出部が形成され、前記突出部を介して前記第1電子部品上に固着された第2電子部品とを備えることを特徴とする電子デバイス。

【請求項12】 導電性ワイヤ接続用の端子が設けられた基材と、

前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第1半導体チップと、

裏面に突出部が形成され、前記突出部を介して前記第1半導体チップ上に固着 された第2半導体チップと、

前記基材を介して前記第1半導体チップおよび前記第2半導体チップに電気的に接続された電子部品とを備えることを特徴とする電子機器。

【請求項13】 導電性ワイヤ接続用の端子が設けられた基材上に第1半導体チップをマウントする工程と、

前記基材上にマウントされた第1半導体チップと前記基材に設けられた端子と を導電性ワイヤで接続する工程と、

裏面に突出部が形成された第2半導体チップを前記第1半導体チップ上に固着 する工程とを備えることを特徴とする半導体装置の製造方法。

【請求項14】 導電性ワイヤ接続用の端子が設けられた基材上に第1半導体チップをマウントする工程と、

前記基材上にマウントされた第1半導体チップと前記基材に設けられた端子と を導電性ワイヤで接続する工程と、

前記第1半導体チップ上に絶縁性樹脂を配置する工程と、

第2半導体チップの裏面に形成された突出部を前記絶縁性樹脂に押し当てるこ

とにより、前記第2半導体チップを前記第1半導体チップ上に固着する工程とを 備えることを特徴とする半導体装置の製造方法。

【請求項15】 表面がスクライブラインで区画されたウェハの裏面をハーフカットすることにより、前記スクライブラインに対向配置された溝を前記ウェハの裏面に形成する工程と、

前記スクライブラインに沿って前記溝を切断することにより、裏面に突出部が 形成された前記第2半導体チップを形成する工程とをさらに備えることを特徴と する請求項13または14記載の半導体装置の製造方法。

【請求項16】 前記ハーフカットは、先端が丸みを帯びたブレードによる ダイシング、等方性エッチングまたはレーザ加工により行われることを特徴とす る請求項15記載の半導体装置の製造方法。

【請求項17】 前記溝が形成されたウェハの裏面に絶縁膜を成膜する工程をさらに備えることを特徴とする請求項15または16記載の半導体装置の製造方法。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、半導体装置、電子デバイス、電子機器および半導体装置の製造方法に関し、特に、半導体チップの積層構造に適用して好適なものである。

[0002]

【従来の技術】

従来の半導体装置では、例えば、特許文献1に開示されているように、半導体 チップの3次元実装構造を実現するため、積層された半導体チップをワイヤボン ド接続する方法があった。

図11は、従来の半導体装置の概略構成を示す断面図である。

[0003]

図11において、キャリア基板101の表面には導電性ワイヤ104d、10 5 dを接続するランド102が設けられるとともに、キャリア基板101の裏面 には突出電極103が設けられている。また、半導体チップ104a、105a には、導電性ワイヤ104d、105dを接続する電極パッド104b、105bがそれぞれ設けられている。そして、キャリア基板101上には、接着層104cを介して半導体チップ104aがフェースアップ実装されている。さらに、半導体チップ104a上には、接着層106b、106cが両面にそれぞれ設けられたミラーチップ106aを介して、半導体チップ105aがフェースアップ実装されている。ここで、ミラーチップ106aは、半導体チップ104aに設けられた電極パッド104bを避けるようにして、半導体チップ104a、105a間に配置されている。

[0004]

そして、キャリア基板101上に実装された半導体チップ104aは、導電性ワイヤ104dを介してキャリア基板101のランド102に電気的に接続されるとともに、ミラーチップ106aを介して半導体チップ104a上に積層された半導体チップ104bは、導電性ワイヤ105dを介してキャリア基板101のランド102に電気的に接続されている。そして、導電性ワイヤ104d、105dがそれぞれ接続された半導体チップ104a、105aは、封止樹脂107により封止されている。

[0005]

ここで、半導体チップ104a、105a間にミラーチップ106aを配置することにより、半導体チップ104a、105a間の間隔を増加させることができる。このため、下層の半導体チップ104aに接続される導電性ワイヤ104dが上層の半導体チップ105aに接触することを防止することができ、サイズが等しい半導体チップ104a、105aを積層した場合においても、下層の半導体チップ104aをワイヤボンド接続することが可能となる。

[0006]

【特許文献1】

特開2000-101016号公報

[0007]

【発明が解決しようとする課題】

しかしながら、図11の半導体装置では、下層の半導体チップ104aをワイ

ヤボンド接続するために、半導体チップ104a、105a間にミラーチップ106aを配置する必要があり、工程数が増大するとともに、コストアップを招くという問題があった。

[0008]

そこで、本発明の目的は、工程数の増大を抑制しつつ、積層される半導体チップ間の間隔を増大させることが可能な半導体装置、電子デバイス、電子機器および半導体装置の製造方法を提供することである。

[0009]

【課題を解決するための手段】

上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、 導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実 装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第 1半導体チップと、裏面に突出部が形成され、前記突出部を介して前記第1半導 体チップ上に固着された第2半導体チップとを備えることを特徴とする。

[0010]

これにより、第1半導体チップ上に第2半導体チップを積層することで、第1 半導体チップと第2半導体チップと間の間隔を一定に保つことを可能としつつ、 第1半導体チップと第2半導体チップとを固定することが可能となる。このため 、工程数の増大を抑制しつつ、第1半導体チップと第2半導体チップと間の間隔 を増大させることが可能となり、第1半導体チップと第2半導体チップとのサイ ズが等しい場合においても、第1半導体チップをワイヤボンド接続することが可 能となる。

$[0\ 0\ 1\ 1]$

また、本発明の一態様に係る半導体装置によれば、前記突出部を介して前記第 1半導体チップ上に前記第2半導体チップを固着する絶縁性樹脂をさらに備える ことを特徴とする。

これにより、絶縁性樹脂を介して第1半導体チップ上に第2半導体チップを積層することで、第1半導体チップと第2半導体チップとの間の絶縁性を確保することが可能となるとともに、工程数の増大を抑制しつつ、第1半導体チップ上に

第2半導体チップを固着することが可能となる。

$[0\ 0\ 1\ 2]$

また、本発明の一態様に係る半導体装置によれば、前記絶縁性樹脂にはフィラーが混入されていることを特徴とする。

これにより、絶縁性樹脂の吸水性を低下させることが可能となるとともに、絶縁性樹脂の線膨張係数を半導体チップに近づけることが可能となり、絶縁性樹脂による応力を緩和することを可能として、半導体装置の信頼性を向上させることが可能となる。

$[0\ 0\ 1\ 3\]$

また、本発明の一態様に係る半導体装置によれば、前記絶縁性樹脂は、前記突 出部が設けられた段差部分の少なくとも一部の領域に充填されていることを特徴 とする。

これにより、第2半導体チップの裏面に突出部を形成したために、第2半導体チップの端部が薄型化した場合においても、薄型化された第2半導体チップの端部を絶縁性樹脂で補強することができる。

$[0\ 0\ 1\ 4]$

また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装された第1半導体チップと、前記第1半導体チップに設けられた第1電極パッドと、前記第1電極パッドと前記基材に設けられた端子とを電気的に接続する第1導電性ワイヤと、裏面に突出部が形成された第2半導体チップと、前記第2半導体チップに設けられた第2電極パッドと、前記第1半導体チップ上の第1導電性ワイヤを包み込むようにして、前記突出部を介して前記第1半導体チップを前記第2半導体チップ上に固着させる絶縁性樹脂と、前記第2電極パッドと前記基材に設けられた端子とを電気的に接続する第2導電性ワイヤと、前記第1導電性ワイヤが接続された第1半導体チップおよび前記第2導電性ワイヤが接続された第2半導体チップを封止する封止樹脂とを備えることを特徴とする。

[0015]

これにより、絶縁性樹脂を介して第1半導体チップ上に第2半導体チップを積

8/

層することで、第1半導体チップと第2半導体チップと間の間隔を一定に保つことを可能としつつ、第1半導体チップ上の第1導電性ワイヤを絶縁性樹脂で固定することが可能となる。このため、第1導電性ワイヤが接続された第1半導体チップが樹脂封止される場合においても、封止樹脂の注入圧力で第1導電性ワイヤが変形することを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された第1半導体チップ上に第2半導体チップを積層することが可能となるとともに、第1導電性ワイヤの異常接触を防止することが可能となる。

$[0\ 0\ 1\ 6]$

また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装された第1半導体チップと、前記第1半導体チップに設けられた第1電極パッドと、前記第1電極パッドと前記基材に設けられた端子とを電気的に接続する第1導電性ワイヤと、裏面に突出部が形成された第2半導体チップと、前記第2半導体チップに設けられた第2電極パッドと、少なくとも前記第2電極パッド下に存在するようにして前記第1半導体チップと前記第2半導体チップとの間に設けられ、前記突出部を介して前記第1半導体チップを前記第2半導体チップ上に固着させる絶縁性樹脂と、前記第2電極パッドと前記基材に設けられた端子とを電気的に接続する第2導電性ワイヤとを備えることを特徴とする。

$[0\ 0\ 1\ 7]$

これにより、絶縁性樹脂を介して第1半導体チップ上に第2半導体チップを積層することで、第1半導体チップと第2半導体チップと間の間隔を一定に保つことを可能としつつ、第2電極パッドの形成領域を絶縁性樹脂で支えることが可能となる。このため、第2電極パッド上に第2導電性ワイヤが接続される場合においても、ワイヤボンド時の超音波振動で第2半導体チップが破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された第1半導体チップ上に第2半導体チップを積層することが可能となるとともに、ワイヤボンドを安定して行うことが可能となる。

[0018]

また、本発明の一態様に係る半導体装置によれば、前記突出部を含む第2半導

9/

体チップの裏面全体に形成された絶縁層をさらに備えることを特徴とする。

これにより、第1半導体チップに接続された第1導電性ワイヤの高さが高くなった場合においても、第1導電性ワイヤが第2半導体チップの裏面とショートすることを防止することができ、ワイヤボンド接続された第1半導体チップ上に第2半導体チップを安定して積層することが可能となる。

[0019]

また、本発明の一態様に係る半導体装置によれば、前記突出部の少なくとも一部の領域は、前記突出部の形成面に近づくにつれ広がる形状を有していることを特徴とする。

これにより、第2半導体チップの裏面に突出部を形成したために、第2半導体チップの端部が薄型化した場合においても、第2半導体チップの端部にかかる応力を効率よく逃がすことが可能となる。このため、第1導電性ワイヤが第2半導体チップの裏面に接触することを防止しつつ、第2半導体チップの端部の強度を向上させることが可能となる。

[0020]

また、本発明の一態様に係る半導体装置によれば、前記第2半導体チップのサイズは前記第1半導体チップのサイズよりも大きいことを特徴とする。

これにより、製造工程を複雑化させることなく、第1半導体チップから引き出された導電性ワイヤ上にも第2半導体チップを配置することが可能となり、半導体チップ実装時の省スペース化を図ることが可能となる。

$[0\ 0\ 2\ 1]$

また、本発明の一態様に係る半導体装置によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフリップチップ実装された第1半導体チップと、接着層を介して前記第1半導体チップ上にフェースアップ実装された第2半導体チップと、前記基材に設けられた端子と前記第2半導体チップとを電気的に接続する第1導電性ワイヤと、裏面に突出部が形成され、前記突出部を介して前記第2半導体チップ上に固着された第3半導体チップと、前記基材に設けられた端子と前記第3半導体チップとを電気的に接続する第2導電性ワイヤとを備えることを特徴とする。

[0022]

これにより、第2半導体チップ上に第3半導体チップを積層することで、第2半導体チップと第3半導体チップと間の間隔を一定に保つことを可能としつつ、第2半導体チップと第3半導体チップとを固定することが可能となるとともに、高さの増大を抑制しつつ、第2半導体チップと基材との間に第1半導体チップを介装することが可能となる。このため、工程数の増大を抑制しつつ、ワイヤボンド接続された第2半導体チップ上に第3半導体チップを積層することが可能となるとともに、省スペース化を可能としつつ、半導体チップの積層数を増加させることが可能となる。

[0023]

また、本発明の一態様に係る電子デバイスによれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第1電子部品と、裏面に突出部が形成され、前記突出部を介して前記第1電子部品上に固着された第2電子部品とを備えることを特徴とする。

[0024]

これにより、第1電子部品上に第2電子部品を積層することで、第1電子部品と第2電子部品と間の間隔を一定に保つことを可能としつつ、第1電子部品と第2電子部品とを固定することが可能となる。このため、工程数の増大を抑制しつつ、第1電子部品と第2電子部品と間の間隔を増大させることが可能となり、第1電子部品と第2電子部品とのサイズが等しい場合においても、第1電子部品をワイヤボンド接続することが可能となる。

[0025]

また、本発明の一態様に係る電子機器によれば、導電性ワイヤ接続用の端子が設けられた基材と、前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第1半導体チップと、裏面に突出部が形成され、前記突出部を介して前記第1半導体チップ上に固着された第2半導体チップと、前記基材を介して前記第1半導体チップおよび前記第2半導体チップに電気的に接続された電子部品とを備えることを特徴とする。

[0026].

これにより、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップの積層構造を実現することが可能となり、電子機器のコストダウンを図ることが可能となる。

また、本発明の一態様に係る半導体装置の製造方法によれば、導電性ワイヤ接続用の端子が設けられた基材上に第1半導体チップをマウントする工程と、前記基材上にマウントされた第1半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、裏面に突出部が形成された第2半導体チップを前記第1半導体チップ上に固着する工程とを備えることを特徴とする。

$[0\ 0\ 2\ 7]$

これにより、第1半導体チップに接続された導電性ワイヤが第2半導体チップ に接触することを防止しつつ、ワイヤボンド接続された第1半導体チップ上に第 2半導体チップを積層することが可能となり、ワイヤボンド接続された半導体チップの積層構造のコストダウンを図ることが可能となる。

また、本発明の一態様に係る半導体装置の製造方法によれば、導電性ワイヤ接続用の端子が設けられた基材上に第1半導体チップをマウントする工程と、前記基材上にマウントされた第1半導体チップと前記基材に設けられた端子とを導電性ワイヤで接続する工程と、前記第1半導体チップ上に絶縁性樹脂を配置する工程と、第2半導体チップの裏面に形成された突出部を前記絶縁性樹脂に押し当てることにより、前記第2半導体チップを前記第1半導体チップ上に固着する工程とを備えることを特徴とする。

[0028]

これにより、第1半導体チップ上に第2半導体チップを積層することで、絶縁性樹脂が突出部から食み出すことを可能としつつ、第1半導体チップ上に第2半導体チップを固着することが可能となる。このため、第1半導体チップ上に第2半導体チップを固着することを可能としつつ、突出部が設けられた第2半導体チップの裏面の段差部分に絶縁性樹脂を充填することが可能となり、工程数の増大を抑制しつつ、第2半導体チップの端部の強度を向上させることが可能となるとともに、第1導電性ワイヤが第1半導体チップの裏面に接触することを防止する

ことが可能となる。

[0029]

また、本発明の一態様に係る半導体装置の製造方法によれば、表面がスクライブラインで区画されたウェハの裏面をハーフカットすることにより、前記スクライブラインに対向配置された溝を前記ウェハの裏面に形成する工程と、前記スクライブラインに沿って前記溝を切断することにより、裏面に突出部が形成された前記第2半導体チップを形成する工程とをさらに備えることを特徴とする。

[0030]

これにより、複数の半導体チップの裏面に突出部を一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された第1半導体チップ上に第2半導体チップを安定して積層することが可能となる。

また、本発明の一態様に係る半導体装置の製造方法によれば、前記ハーフカットは、先端が丸みを帯びたブレードによるダイシング、等方性エッチングまたは レーザ加工により行われることを特徴とする。

[0031]

これにより、半導体チップの裏面に形成される突出部にアール形状を持たせることを可能としつつ、半導体チップの裏面の突出部を一括形成することが可能となる。このため、半導体チップの裏面に突出部を形成したために、半導体チップの端部が薄型化した場合においても、製造工程の煩雑化を抑制しつつ、第2半導体チップの端部の強度を向上させることが可能となり、ワイヤボンド接続された半導体チップの積層構造を安定して製造することが可能となる。

[0032]

また、本発明の一態様に係る半導体装置の製造方法によれば、前記溝が形成されたウェハの裏面に絶縁膜を成膜する工程をさらに備えることを特徴とする。

これにより、突出部が形成される複数の半導体チップの裏面全体に絶縁膜を一括形成することが可能となる。このため、第1導電性ワイヤが第2半導体チップの裏面とショートすることを防止するために、各第2半導体チップに個別に絶縁膜を形成する必要がなくなり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された第1半導体チップ上に第2半導体チップを安定して積層することが可能

となる。

[0033]

【発明の実施の形態】

以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を 参照しながら説明する。

図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す断面図である。

[0034]

図1において、キャリア基板1の表面には導電性ワイヤ4d、5dを接続するランド2が設けられるとともに、キャリア基板1の裏面には突出電極3が設けられている。なお、キャリア基板1としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板1の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、BTレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極3としては、例えば、Auバンプ、半田材などで被覆されたCuバンプやNiバンプ、あるいは半田ボールなどを用いることができる。

[0035]

また、半導体チップ 4 a、 5 a には、導電性ワイヤ 4 d、 5 d を接続する電極パッド 4 b、 5 b がそれぞれ設けられ、半導体チップ 5 a の裏面には、半導体チップ 5 a に一体的に形成された突出部 5 e が設けられている。なお、半導体チップ 5 a の厚みは、例えば、 5 0 \sim 2 0 0 μ m程度の範囲、突出部 5 e の高さは、例えば、 3 0 \sim 1 5 0 μ m程度の範囲に設定することができる。また、導電性ワイヤ 4 d、 5 d としては、例えば、 4 u ワイヤや 4 l ワイヤなどを用いることができる。

[0036]

そして、キャリア基板1上には、接着層4cを介して半導体チップ4aがフェースアップ実装されている。さらに、半導体チップ4a上には、突出部5eを介して半導体チップ5aがフェースアップ実装され、突出部5eは、絶縁性樹脂5

cにより半導体チップ4a上に固着されている。なお、絶縁性樹脂5cとしては、ペースト状樹脂またはシート状樹脂を用いることができ、例えば、エポキシ系樹脂、アクリル系樹脂またはマレイミド系樹脂などを用いることができる。また、絶縁性樹脂5cには、シリカやアルミナなどのフィラーが混入されるようにしてもよい。これにより、絶縁性樹脂5cの吸水性を低下させることが可能となるとともに、絶縁性樹脂5cの線膨張係数を半導体チップ4a、5aに近づけることが可能となり、絶縁性樹脂5cによる応力を緩和することを可能として、半導体装置の信頼性を向上させることが可能となる。

[0037]

そして、キャリア基板1上に実装された半導体チップ4 a は、導電性ワイヤ4 d を介してキャリア基板1のランド2に電気的に接続されるとともに、突出部5 e を介して半導体チップ4 a 上に積層された半導体チップ5 a は、導電性ワイヤ5 d を介してキャリア基板1のランド2に電気的に接続されている。そして、導電性ワイヤ4 d、5 d がそれぞれ接続された半導体チップ4 a、5 a は、封止樹脂6により封止されている。

[0038]

ここで、突出部5 e の高さは、半導体チップ4 a 上に半導体チップ5 a を積層した場合、導電性ワイヤ4 d が半導体チップ5 a の裏面に接触しないように設定することができる。また、突出部5 e は、半導体チップ4 a に接続された導電性ワイヤ4 d を避けるように、半導体チップ4 a 上に配置することができる。

これにより、半導体チップ4 a 上に半導体チップ5 a を積層することで、半導体チップ5 a の裏面に導電性ワイヤ4 d が接触することを防止しつつ、半導体チップ4 a、5 a を固定することが可能となる。このため、半導体チップ4 a、5 a のサイズが等しい場合においても、工程数の増大を抑制しつつ、導電性ワイヤ4 d が接続された半導体チップ4 a 上に半導体チップ5 a を積層することが可能となる。

[0039]

また、絶縁性樹脂5cにより突出部5eを半導体チップ4a上に固着する場合 、半導体チップ4a上に配置された絶縁性樹脂5cを突出部5eの周囲に食み出 させることにより、突出部 5 e が形成された半導体チップ 5 a の裏面の段差部分に絶縁性樹脂 6 を充填し、半導体チップ 4 a 上の導電性ワイヤ 4 d を包み込ませることができる。

[0040]

これにより、半導体チップ4a、5a間の間隔を一定に保つことを可能としつつ、半導体チップ4a上の導電性ワイヤ4dを絶縁性樹脂5eで固定することが可能となる。このため、導電性ワイヤ4dが接続された半導体チップ4aが樹脂封止される場合においても、封止樹脂6の注入圧力で導電性ワイヤ4dが流されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ4a上に半導体チップ5aを積層することが可能となるとともに、導電性ワイヤ4dの異常接触を防止することが可能となる。

[0041]

また、半導体チップ5 a の電極パッド5 b 下にも絶縁性樹脂6が存在するように、半導体チップ4 a、5 a 間に絶縁性樹脂6を充填することができる。これにより、半導体チップ4 a、5 a 間の間隔を一定に保つことを可能としつつ、電極パッド5 b の形成領域を絶縁性樹脂6で支えることが可能となる。このため、電極パッド5 b 上に導電性ワイヤ5 d が接続される場合においても、ワイヤボンド時の超音波振動で半導体チップ5 a が破壊されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ4 a 上に半導体チップ5 a を積層することが可能となるとともに、ワイヤボンドを安定して行うことが可能となる。

[0042]

図2は、図1の半導体装置の製造方法を示す断面図である。

図2(a)において、接着層4cを介し、半導体チップ4aをキャリア基板1 上にフェースアップ実装する。そして、キャリア基板1上にフェースアップ実装された半導体チップ4aのワイヤボンドを行うことにより、ランド2と電極パッド4bとを導電性ワイヤ4dで接続する。

$[0\ 0\ 4\ 3]$

次に、図2(b)に示すように、導電性ワイヤ4dが接続された半導体チップ

4 a 上に絶縁性樹脂 5 c を配置する。なお、絶縁性樹脂 5 c を半導体チップ 4 a 上に配置する場合、例えば、ディスペンサなどを用いることができる。

次に、図2(c)に示すように、突出部5 e が形成された半導体チップ5 a の 裏面を絶縁性樹脂6に押し当てながら、半導体チップ5 a を半導体チップ4 a 上 にフェースアップ実装する。ここで、半導体チップ4 a 上に配置される絶縁性樹 脂5 c の量を調整し、半導体チップ5 a を半導体チップ4 a 上に実装した際に、 半導体チップ4 a 上に配置された絶縁性樹脂5 c が突出部5 e の周囲に食み出す ようにすることができる。

[0044]

これにより、半導体チップ5 a を半導体チップ4 a 上に実装することで、突出部5 e が形成された半導体チップ5 a の裏面の段差部分に絶縁性樹脂6 を充填することができる。このため、工程数を増加させることなく、半導体チップ4 a 上の導電性ワイヤ4 d を絶縁性樹脂6 で包み込んだり、半導体チップ5 a の電極パッド5 b 下を絶縁性樹脂6 で補強したりすることができる。

[0045]

そして、突出部 5 e を介して半導体チップ 5 a が半導体チップ 4 a 上に積層された状態で、絶縁性樹脂 6 を硬化させる。そして、半導体チップ 4 a 上にフェースアップ実装された半導体チップ 5 a のワイヤボンドを行うことにより、ランド 2 と電極パッド 5 b とを導電性ワイヤ 5 d で接続する。ここで、電極パッド 5 b の配置位置に対応して、半導体チップ 5 a の裏面に絶縁性樹脂 5 c を充填することにより、半導体チップ 5 a の電極パッド 5 b 下を絶縁性樹脂 5 c で補強することが可能となる。このため、電極パッド 5 b 上に導電性ワイヤ 5 d が接続される場合においても、ワイヤボンド時の超音波振動で半導体チップ 5 a が破壊されることを防止することが可能となる。

[0046]

なお、絶縁性樹脂 5 c を介して半導体チップ 4 a 上に半導体チップ 5 a を固着する場合、例えば、ACF (Anisotropic Conductive Film)接合、NCF (Nonconductive Film)接合、AC

P (Anisotropic Conductive Paste)接合、NCP (Nonconductive Paste)接合などの接着剤接合を用いるようにしてもよい。

[0047]

次に、図1に示すように、トランスファーモールドなどの方法により、導電性ワイヤ4d、5dでそれぞれ接続された半導体チップ4a、5aを封止樹脂6で封止する。ここで、半導体チップ4a上の導電性ワイヤ4dが包み込まれるように、半導体チップ5aの裏面に絶縁性樹脂5cを充填することにより、半導体チップ4a上の導電性ワイヤ4dを絶縁性樹脂5cで固定することが可能となる。このため、導電性ワイヤ4dが接続された半導体チップ4aが樹脂封止される場合においても、封止樹脂6の注入圧力で導電性ワイヤ4dが流されることを防止することが可能となり、工程数の増大を抑制しつつ、ワイヤボンド接続された半導体チップ上4aに半導体チップ5aを積層することが可能となるとともに、導電性ワイヤ4dの異常接触を防止することが可能となる。

[0048]

なお、半導体チップ4 a、5 a 間に絶縁性樹脂5 c を設ける場合、絶縁性樹脂5 c を半導体チップ4 a 上に配置する代わりに、印刷またはディッピングなどの方法により、突出部5 e に絶縁性樹脂5 c を付着させるようにしてもよい。

図3は、図1の半導体装置の突出部の製造方法を示す断面図である。

図3 (a) において、半導体ウェハ11の表面はスクライブラインSB1~SB4で区画され、スクライブラインSB1~SB4で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド12a~12cがそれぞれ設けられている。そして、半導体ウェハ11上に形成された能動面を避けるようにして、半導体ウェハ11に開口部13を形成する。

[0049]

次に、図3(b)に示すように、開口部13が形成された半導体ウェハ11の 裏面11´を研削することにより、半導体ウェハ11を薄型化し、開口部13を 貫通させることで、貫通孔13´を半導体ウェハ11に形成する。なお、開口部 13は予め貫通していてもよい。 次に、図3(c)に示すように、貫通孔13 が形成された半導体ウェハ11の能動面側にダイシングテープ14を貼り付ける。そして、貫通孔13 を参照しながらブレード15の位置合わせを行うことにより、ブレード15の中央がスクライブラインSB1~SB4の位置に対応するように配置する。そして、ブレード15を用いて半導体ウェハ11の裏面をハーフカットすることにより、半導体ウェハ11の裏面に溝を形成し、スクライブラインSB1~SB4で区画された各区画領域に突出部16a~16cを形成する。なお、半導体ウェハ11の能動面側を見ながら、半導体ウェハ11の裏面でブレード15の位置合わせができるダイシング装置を用いる場合、貫通孔13 は必ずしも形成する必要はない。

[0050]

ここで、半導体ウェハ11の裏面に形成される溝の深さは、突出部16 $a\sim1$ 6cが形成された半導体チップ11 $a\sim11c$ を、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ11 $a\sim11c$ の裏面に接触しないように設定することができる。また、ブレード15の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部16 $a\sim16c$ が形成された半導体チップ11 $a\sim11c$ を下層の半導体チップ上に配置することができるように設定することができる

[0051]

次に、図3 (d) に示すように、突出部 $16a \sim 16c$ が形成された半導体ウェハ 11 からダイシングテープ 14 を剥がし、突出部 $16a \sim 16c$ を介して半導体ウェハ 11 の裏面側にダイシングテープ 17 に貼り付ける。

次に、図3 (e) に示すように、ブレード15よりも幅の小さなブレード18 を用い、スクライブラインSB1~SB4に沿って半導体ウェハ11のフルカットを行うことにより、突出部16a~16cが裏面にそれぞれ形成された半導体チップ11a~11cを形成する。

[0052]

これにより、複数の半導体チップ $11a\sim11c$ の裏面に突出部 $16a\sim16$ c をそれぞれ一括形成することが可能となり、製造工程の煩雑化を抑制しつつ、

ワイヤボンド接続された下層の半導体チップ上に半導体チップ11a~11cを 安定して積層することが可能となる。

なお、突出部16a~16cが設けられた半導体チップ11a~11cを形成する場合、ブレード18によりスクライブラインSB1~SB4に沿って半導体ウェハ11表面のハーフカッットを行った後、ブレード15により半導体ウェハ11の裏面のハーフカッットを行うようにしてもよい。

[0053]


図4は、本発明の第2実施形態に係る半導体装置の概略構成を示す断面図である。

図4において、キャリア基板21の表面には導電性ワイヤ24d、25dを接続するランド22が設けられるとともに、キャリア基板21の裏面には突出電極23が設けられている。また、半導体チップ24a、25aには、導電性ワイヤ24d、25dを接続する電極パッド24b、25bがそれぞれ設けられ、半導体チップ25aの裏面には、半導体チップ25aに一体的に形成された突出部25eが設けられている。そして、突出部25eを含む半導体チップ25aの裏面全体には絶縁層25eが形成されている。なお、絶縁層25eとしては、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。

[0054]

ここで、突出部25 e を含む半導体チップ25 a の裏面全体に絶縁層25 e を 形成することにより、半導体チップ24 a に接続された導電性ワイヤ24 d の高 さが高くなった場合においても、導電性ワイヤ24 d が半導体チップ25 a の裏 面とショートすることを防止することができる。

そして、キャリア基板21上には、接着層24cを介して半導体チップ24a がフェースアップ実装されている。さらに、半導体チップ24a上には、突出部 25eを介して半導体チップ25aがフェースアップ実装され、突出部25eは 、絶縁性樹脂25cにより半導体チップ24a上に固着されている。ここで、絶 縁性樹脂25cが突出部25eの周囲に食み出すようにすることにより、突出部 25eが形成された半導体チップ25aの裏面の段差部分に絶縁性樹脂25cを 充填し、半導体チップ24a上の導電性ワイヤ24dを絶縁性樹脂25cで包み



[0055]

そして、キャリア基板21上に実装された半導体チップ24aは、導電性ワイヤ24dを介してキャリア基板21のランド22に電気的に接続されるとともに、突出部25eを介して半導体チップ24a上に積層された半導体チップ25aは、導電性ワイヤ25dを介してキャリア基板21のランド22に電気的に接続されている。そして、導電性ワイヤ24d、25dがそれぞれ接続された半導体チップ24a、25aは封止樹脂26により封止されている。

[0056]

なお、突出部25 e の高さは、半導体チップ24 a 上に半導体チップ25 a を 積層した場合、導電性ワイヤ24 d が半導体チップ25 a の裏面に接触しないよ うに設定することができる。また、突出部25 e は、半導体チップ24 a に接続 された導電性ワイヤ24 d を避けるように、半導体チップ24 a 上に配置するこ とができる。

[0057]

図5は、図4の半導体装置の突出部の製造方法を示す断面図である。

図5 (a) において、半導体ウェハ31の表面はスクライブラインSB11~SB14で区画され、スクライブラインSB11~SB14で区画された各区画領域には、能動面がそれぞれ形成されるとともに、電極パッド32a~32cがそれぞれ設けられている。また、半導体ウェハ31には、半導体ウェハ31上に形成された能動面を避けるようにして、貫通孔33が形成されている。

[0058]

そして、貫通孔33が形成された半導体ウェハ31の能動面側にダイシングテープ34を貼り付ける。そして、貫通孔33を参照しながらブレード35の位置合わせを行うことにより、ブレード35の中央がスクライブラインSB11~SB14の位置に対応するように配置する。そして、ブレード35を用いて半導体ウェハ31の裏面をハーフカットすることにより、半導体ウェハ31の裏面に溝を形成し、スクライブラインSB11~SB14で区画された各区画領域に突出



部36a~36cを形成する。

[0059]

[0060]

次に、図5 (b) に示すように、例えば、CVDなどの方法により、突出部36a~36cの表面を含む半導体ウェハ31の裏面全体に絶縁層39を形成する。

次に、図5 (c) に示すように、突出部36a~36cが形成された半導体ウェハ31からダイシングテープ34を剥がし、突出部36a~36cを介して半導体ウェハ31の裏面側にダイシングテープ37を貼り付ける。

$[0\ 0\ 6\ 1]$

次に、図5(d)に示すように、ブレード35よりも幅の小さなブレード38を用い、スクライブラインSB11~SB14に沿って半導体ウェハ31のフルカットを行うことにより、突出部36a~36cおよび絶縁層39a~39cがそれぞれ設けられた半導体チップ31a~31cを形成する。

これにより、突出部 $36a \sim 36c$ がそれぞれ形成される複数の半導体チップ $31a \sim 31c$ の裏面全体に絶縁層 $39a \sim 39c$ をそれぞれ一括形成すること が可能となる。このため、下層の半導体チップに接続された導電性ワイヤが半導体チップ $31a \sim 31c$ の裏面とショートすることを防止するために、各半導体チップ $31a \sim 31c$ に個別に絶縁層 $39a \sim 39c$ を形成する必要がなくなり、製造工程の煩雑化を抑制しつつ、ワイヤボンド接続された下層の半導体チップ 上に半導体チップ $31a \sim 31c$ を安定して積層することが可能となる。

[0062]

図6は、本発明の第3実施形態に係る半導体装置の概略構成を示す断面図である。

図6 (a) において、キャリア基板41の表面には導電性ワイヤ44d、45dを接続するランド42が設けられるとともに、キャリア基板41の裏面には突出電極43が設けられている。また、半導体チップ44a、45aには、導電性ワイヤ44d、45dを接続する電極パッド44b、45bがそれぞれ設けられ、半導体チップ45aの裏面には、半導体チップ45aに一体的に形成された突出部45eが設けられている。ここで、突出部45eの少なくとも一部の領域は、突出部45eの形成面に近づくにつれ広がる形状を有し、例えば、突出部45eにアール形状を持たせることができる。

[0063]

これにより、半導体チップ45aの裏面に突出部45eを形成したために、半導体チップ45aの端部が薄型化した場合においても、半導体チップ45aの端部にかかる応力を効率よく逃がすことが可能となる。このため、半導体チップ44aに接続された導電性ワイヤ44dが半導体チップ45aの裏面に接触することを防止しつつ、半導体チップ45aの端部の強度を向上させることが可能となり、ワイヤボンド時の超音波振動などで半導体チップ45aが破壊することを防止することができる。

[0064]

そして、キャリア基板41上には、接着層44cを介して半導体チップ44aがフェースアップ実装されている。さらに、半導体チップ44a上には、突出部45eを介して半導体チップ45aがフェースアップ実装され、突出部45eは、絶縁性樹脂45cにより半導体チップ44a上に固着されている。ここで、絶縁性樹脂45cが突出部45eの周囲に食み出すようにすることにより、突出部45eが形成された半導体チップ45aの裏面の段差部分に絶縁性樹脂45cを充填し、半導体チップ44a上の導電性ワイヤ44dを絶縁性樹脂45cで包み込んだり、半導体チップ45aの電極パッド45b下を絶縁性樹脂45cで補強したりすることができる。

[0065]

そして、キャリア基板41上に実装された半導体チップ44aは、導電性ワイヤ44dを介してキャリア基板41のランド42に電気的に接続されるとともに、突出部45eを介して半導体チップ44a上に積層された半導体チップ45aは、導電性ワイヤ45dを介してキャリア基板41のランド42に電気的に接続されている。そして、導電性ワイヤ44d、45dがそれぞれ接続された半導体チップ44a、45aは封止樹脂46により封止されている。

[0066]

ここで、突出部 4 5 e の高さは、半導体チップ 4 4 a 上に半導体チップ 4 5 a を積層した場合、半導体チップ 4 5 a の裏面に導電性ワイヤ 4 4 d が接触しないように設定することができる。また、突出部 4 5 e は、半導体チップ 4 4 a に接続された導電性ワイヤ 4 4 d を避けるように、半導体チップ 4 4 a 上に配置することができる。

[0067]

なお、図6(a)の実施形態では、突出部45eの少なくとも一部の領域にアール形状を持たせる方法について説明したが、図6(b)に示すように、電極パット51bが表面に形成された半導体チップ51aの裏面の少なくとも一部の領域に、傾斜面51cを設けるようにしてもよい。また、図6(c)に示すように、電極パット52bが表面に形成された半導体チップ52aの裏面の少なくとも一部の領域に、傾斜面52dを介して突出部52cを設けるようにしてもよい。また、図6(d)に示すように、電極パット53bが表面に形成された半導体チップ53aの裏面の少なくとも一部の領域に、平坦面53dを介して傾斜面が設けられた突出部53cを設けるようにしてもよい。

[0068]

図7は、図6の半導体装置の突出部の製造方法を示す断面図である。

図7(a)において、半導体ウェハ61の表面はスクライブラインSB21~ SB24で区画され、スクライブラインSB21~SB24で区画された各区画 領域には、能動面がそれぞれ形成されるとともに、電極パッド62a~62cが それぞれ設けられている。そして、半導体ウェハ61上に形成された能動面を避

けるようにして、半導体ウェハ61に開口部63を形成する。

[0069]

次に、図7 (b) に示すように、開口部63が形成された半導体ウェハ61の 裏面61 を研削することにより、半導体ウェハ61を薄型化し、開口部63を 貫通させることで、貫通孔63 を半導体ウェハ61に形成する。

次に、図7(c)に示すように、貫通孔63^が形成された半導体ウェハ61の能動面側にダイシングテープ64を貼り付ける。そして、貫通孔63^を参照しながらブレード65の位置合わせを行うことにより、ブレード65の中央がスクライブラインSB21~SB24の位置に対応するように配置する。ここで、ブレード65の先端は、丸みを帯びた形状を持たせることができる。そして、ブレード65を用いて半導体ウェハ61の裏面をハーフカットすることにより、アール形状を有する溝を半導体ウェハ61の裏面に形成し、アール形状を有する突出部66a~66cをスクライブラインSB21~SB24で区画された各区画領域に形成する。

[0070]

ここで、半導体ウェハ61の裏面に形成される溝の深さは、突出部66a~66cが形成された半導体チップ61a~61cを、ワイヤボンド接続された下層の半導体チップ上に積層した場合、下層の半導体チップに接続された導電性ワイヤが、半導体チップ61a~61cの裏面に接触しないように設定することができる。また、ブレード65の幅は、下層の半導体チップに接続された導電性ワイヤを避けながら、突出部66a~66cが形成された半導体チップ61a~61cを下層の半導体チップ上に配置することができるように設定することができる

[0071]

次に、図7 (d) に示すように、突出部66a~66cが形成された半導体ウェハ61からダイシングテープ64を剥がし、突出部66a~66cを介して半導体ウェハ61の裏面側にダイシングテープ67を貼り付ける。

次に、図7 (e) に示すように、ブレード65よりも幅の小さなブレード68 を用い、スクライブラインSB21~SB24に沿って半導体ウェハ61のフル カットを行うことにより、アール形状を有する突出部 6 6 a ~ 6 6 c が裏面にそれぞれ設けられた半導体チップ 6 1 a ~ 6 1 c を形成する。

[0072]

これにより、半導体チップ61a~61cの裏面に形成される突出部66a~66cにアール形状をそれぞれ持たせることを可能としつつ、半導体チップ61a~61cの裏面の突出部66a~66cを一括形成することが可能となる。このため、半導体チップ61a~61cの裏面に突出部66a~66cを形成したために、半導体チップ61a~61cの端部が薄型化した場合においても、製造工程の煩雑化を抑制しつつ、半導体チップ61a~61cの端部の強度を向上させることが可能となり、ワイヤボンド接続された半導体チップの積層構造を安定して製造することが可能となる。

[0073]

なお、図7の実施形態では、先端が丸みを帯びたブレードによるダイシングを行うことにより、アール形状を有する突出部66a~66cを形成する方法について説明したが、等方性エッチングまたはレーザ加工により、アール形状を有する突出部66a~66cを形成するようにしてもよい。また、ブレードの先端の形状を適宜変更することにより、ブレードの先端の形状に合わせて突出部66a~66cの形状を変更するようにしてもよい。

$[0\ 0\ 7\ 4]$

図8は、本発明の第4実施形態に係る半導体装置の概略構成を示す断面図である。

図8において、キャリア基板71の表面には導電性ワイヤ74d、75dを接続するランド72が設けられるとともに、キャリア基板71の裏面には突出電極73が設けられている。また、半導体チップ74a、75aには、導電性ワイヤ74d、75dを接続する電極パッド74b、75bがそれぞれ設けられ、半導体チップ75aの裏面には、半導体チップ75aに一体的に形成された突出部75eが設けられている。また、半導体チップ75aのサイズは、半導体チップ74aのサイズよりも大きくすることができる。

[0075]

そして、キャリア基板71上には、接着層74cを介して半導体チップ74aがフェースアップ実装されている。さらに、半導体チップ74a上には、突出部75eを介して半導体チップ75aがフェースアップ実装され、突出部75eは、絶縁性樹脂75cにより半導体チップ74a上に固着されているとともに、半導体チップ75aの端部が、半導体チップ74aから引き出された導電性ワイヤ74d上に配置されている。これにより、製造工程を複雑化させることなく、導電性ワイヤ74dの配線領域上の空間を有効利用することが可能となり、半導体チップ75a実装時の省スペース化を図ることが可能となる。

[0076]

ここで、絶縁性樹脂 7 5 c が突出部 7 5 e の周囲に食み出すようにすることにより、突出部 7 5 e が形成された半導体チップ 7 5 a の裏面の段差部分に絶縁性樹脂 7 5 c を充填し、半導体チップ 7 4 a 上の導電性ワイヤ 7 4 d を絶縁性樹脂 7 5 c で包み込んだり、半導体チップ 7 5 a の電極パッド 7 5 b 下を絶縁性樹脂 7 5 c で補強したりすることができる。

[0077]

そして、キャリア基板 7 1 上に実装された半導体チップ 7 4 a は、導電性ワイヤ 7 4 d を介してキャリア基板 7 1 のランド 7 2 に電気的に接続されるとともに、突出部 7 5 e を介して半導体チップ 7 4 a 上に積層された半導体チップ 7 5 a は、導電性ワイヤ 7 5 d を介してキャリア基板 7 1 のランド 7 2 に電気的に接続されている。そして、導電性ワイヤ 7 4 d、 7 5 d がそれぞれ接続された半導体チップ 7 4 a、 7 5 a は、封止樹脂 7 6 により封止されている。

[0078]

ここで、突出部75eの高さは、半導体チップ74a上に半導体チップ75aを積層した場合、半導体チップ75aの裏面に導電性ワイヤ74dが接触しないように設定することができる。また、突出部75eは、半導体チップ74aに接続された導電性ワイヤ74dを避けるように、半導体チップ74a上に配置することができる。

[0079]

図9は、本発明の第5実施形態に係る半導体装置の概略構成を示す断面図であ

る。

図9において、リードフレーム81には、半導体チップ84aをダイボンドするダイパッド82が設けられるとともに、導電性ワイヤ84d、85dを接続するリード83が設けられている。また、半導体チップ84a、85aには、導電性ワイヤ84d、85dを接続する電極パッド84b、85bがそれぞれ設けられ、半導体チップ85aの裏面には、半導体チップ85aに一体的に形成された突出部85eが設けられている。

[0080]

そして、リードフレーム81のダイパッド82上には、接着層84cを介して 半導体チップ84aがフェースアップ実装されている。さらに、半導体チップ8 4a上には、突出部85eを介して半導体チップ85aがフェースアップ実装され、突出部85eは、絶縁性樹脂85cにより半導体チップ84a上に固着されている。

[0081]

そして、ダイパッド82上にダイボンドされた半導体チップ84aは、導電性ワイヤ84dを介してリードフレーム81のリード83に電気的に接続されるとともに、突出部85eを介して半導体チップ84a上に積層された半導体チップ85aは、導電性ワイヤ85dを介してリードフレーム81のリード83に電気的に接続されている。そして、導電性ワイヤ84d、85dがそれぞれ接続された半導体チップ84a、85aは、封止樹脂86により封止されている。

[0082]

ここで、突出部85eの高さは、半導体チップ84a上に半導体チップ85aを積層した場合、導電性ワイヤ84dが半導体チップ85aの裏面に接触しないように設定することができる。また、突出部85eは、半導体チップ84aに接続された導電性ワイヤ84dを避けるように、半導体チップ84a上に配置することができる。また、絶縁性樹脂85cが突出部85eの周囲に食み出すようにすることにより、突出部85eが形成された半導体チップ85aの裏面の段差部分に絶縁性樹脂85cを充填し、半導体チップ85aの電極パッド85b下を絶縁性樹脂85cで包み込んだり、半導体チップ85aの電極パッド85b下を

絶縁性樹脂85cで補強したりすることができる。

[0083]

これにより、半導体チップ84a、85aの積層構造をリードフレーム81にマウントする場合においても、半導体チップ85aの裏面に導電性ワイヤ84dが接触することを防止しつつ、導電性ワイヤ84dが接続された半導体チップ84a上に半導体チップ85aを積層することが可能となり、半導体装置のコストダウンを図ることが可能となる。

[0084]

図10は、本発明の第6実施形態に係る半導体装置の概略構成を示す断面図である。

図10において、キャリア基板91の表面には、導電性ワイヤ95d、96dを接続するランド92aが設けられるとともに、突出電極94cを接合するランド92bが設けられ、キャリア基板91の裏面には突出電極93が設けられている。また、半導体チップ94aには、突出電極94cが配置された電極パッド94bが設けられている。また、半導体チップ95a、96aには、導電性ワイヤ95d、96dを接続する電極パッド95b、96bがそれぞれ設けられ、半導体チップ96aの裏面には、半導体チップ96aに一体的に形成された突出部96eが設けられている。なお、突出電極93、94cとしては、例えば、Auバンプ、半田材などで被覆されたCuバンプやNiバンプ、あるいは半田ボールなどを用いることができる。

[0085]

そして、キャリア基板91上には、突出電極94cを介して半導体チップ94 aがフリップチップ実装されている。なお、突出電極94cを介して半導体チップ94をキャリア基板91上にフリップチップ実装する場合、例えば、ACF接合、NCF接合、ACP接合、NCF接合などの接着剤接合を用いるようにしてもよい。

[0086]

また、フリップチップ実装された半導体チップ94aの裏面上には、接着層95cを介して半導体チップ95aがフェースアップ実装されている。さらに、半

導体チップ95a上には、突出部96eを介して半導体チップ96aがフェースアップ実装され、突出部96eは、絶縁性樹脂96cにより半導体チップ95a上に固着されている。

[0087]

そして、半導体チップ94aの裏面上に実装された半導体チップ95aは、導電性ワイヤ95dを介してキャリア基板91のランド92aに電気的に接続されるとともに、絶縁性樹脂97を介して半導体チップ95a上に積層された半導体チップ96aは、導電性ワイヤ96dを介してキャリア基板91のランド92aに電気的に接続されている。そして、フリップチップ実装された半導体チップ94aおよび導電性ワイヤ95d、96dがそれぞれ接続された半導体チップ95a、96aは、封止樹脂97により封止されている。

[0088]

ここで、突出部96eの高さは、半導体チップ95a上に半導体チップ96aを積層した場合、導電性ワイヤ95dが半導体チップ96aの裏面に接触しないように設定することができる。また、突出部96eは、半導体チップ95aに接続された導電性ワイヤ95dを避けるように、半導体チップ95a上に配置することができる。また、絶縁性樹脂96cが突出部96eの周囲に食み出すようにすることにより、突出部96eが形成された半導体チップ96aの裏面の段差部分に絶縁性樹脂96cを充填し、半導体チップ95a上の導電性ワイヤ95dを絶縁性樹脂96cで包み込んだり、半導体チップ96aの電極パッド96b下を絶縁性樹脂96cで補強したりすることができる。

[0089]

これにより、半導体チップ95a上に半導体チップ96aを積層することで、 半導体チップ96aの裏面に導電性ワイヤ95dが接触することを防止しつつ、 半導体チップ95a、96aを固定することが可能となるとともに、高さの増大 を抑制しつつ、半導体チップ95aとキャリア基板91との間に半導体チップ9 4aを介装することが可能となる。このため、工程数の増大を抑制しつつ、ワイ ヤボンド接続された半導体チップ95a上に半導体チップ96aを積層すること が可能となるとともに、省スペース化を可能としつつ、半導体チップ94a~9 6 a の積層数を増加させることが可能となる。

[0090]

なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器のコストダウンを図ることができる。

【図面の簡単な説明】

- 【図1】 第1実施形態に係る半導体装置の概略構成を示す断面図。
- 【図2】 図1の半導体装置の製造方法を示す断面図。
- 【図3】 図1の半導体装置の製造方法を示す断面図。
- 【図4】 第2実施形態に係る半導体装置の概略構成を示す断面図。
- 【図5】 図4の半導体装置の製造方法を示す断面図。
- 【図6】 第3実施形態に係る半導体装置の概略構成を示す断面図。
- 【図7】 図6の半導体装置の製造方法を示す断面図。
- 【図8】 第4実施形態に係る半導体装置の概略構成を示す断面図。
- 【図9】 第5実施形態に係る半導体装置の概略構成を示す断面図。
- 【図10】 第6実施形態に係る半導体装置の概略構成を示す断面図。
- 【図11】 従来の半導体装置の概略構成を示す断面図。


【符号の説明】

1、21、41、71、91 キャリア基板、2、22、42、72、92 a、92 b ランド、3、23、43、73、93、94 c 突出電極、4a、5a、5a、11a~11c、24a、25a、31a~31c、44a、45a、51a、52a、53a、61a~61c、74a、75a、84a、85a、94a、95a、96a 半導体チップ、4b、5b、12a~12c、24b、25b、32a~32c、44b、45b、51b、52b、53b、62a~62c、74b、75b、84b、85b、94b、95b、96b 電極パッド、4c、24c、44c、74c、84c、95c 接着層、5c、25c、45c、75c、85c 絶縁性樹脂、4d、5d、24d、25d、44d、45d、74d、75d、84d、85d、95d、96d 導電性ワイヤ、5e


、25e、16a~16c、36a~36c、45e、51c、52c、53c、66a~66c、75e、85e、96e 突出部、6、46、76、86、97 封止樹脂、SB1~SB4、SB11~SB14、SB21~SB24
スクライブライン、11、31、61 半導体ウェハ、11´、61´ 裏面、13、63 開口部、13´、33、63´ 貫通孔、14、17、34、37、64、67 ダイシングテープ、15、18、35、38、65、68 ブレード、25f、39、39a~39c 絶縁層、52d 傾斜面、53d 平坦面、81 リードフレーム、82 ダイパッド、83 リード


【書類名】 図面


【図1】




[図2]











【図4】





【図5】







【図6】













【図7】






【図8】



【図9】





【図10】





図11】





【書類名】

要約書

【要約】

【課題】 工程数の増大を抑制しつつ、積層される半導体チップ間の間隔を増大させる。

【解決手段】 半導体チップ5 a に一体的に形成された突出部5 e を半導体チップ5 a の裏面に設け、突出部5 e を介して半導体チップ5 a を半導体チップ4 a 上にフェースアップ実装し、絶縁性樹脂5 c により突出部5 e を半導体チップ4 a 上に固着する。

【選択図】 図1





認定・付加情報

特許出願の番号

特願2003-095975

受付番号

5 0 3 0 0 5 3 3 6 1 5

書類名

特許願

担当官

第五担当上席 0094

作成日

平成15年 4月 1日

<認定情報・付加情報>

【提出日】

平成15年 3月31日

次頁無

特願2003-095975

出願人履歴情報

識別番号

[000002369]

 変更年月日 [変更理由]

(注 所 氏 名 1990年 8月20日

新規登録

東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社